A symbolic RTL synthesis for LUT-based FPGAs Publ. konf. (WoS) 6 pkt. 2 cyt.
w czasopiśmie: Design and Diagnostics of Electronic Circuits & Systems, 2009. DDECS
Strony: 102-107
Roman Stanisław Deniziak, Mariusz Wiśniewski
Opublikowano: 2009
Adaptive Routing Protocols Validation in NoC Systems via Rapid Prototyping Publ. konf. (WoS) 0 pkt. 1 cyt.
w czasopiśmie: IEEE IEEE 2008 CONFERENCE ON HUMAN SYSTEM INTERACTIONS
Strony: 115-120
Roman Stanisław Deniziak, Robert Tomaszewski
Opublikowano: 2008
An integrated input encoding and symbolic functional decomposition for LUT-Based FPGAs Publ. konf. (WoS) 0 pkt. 4 cyt.
w czasopiśmie: 2008 IEEE WORKSHOP ON DESIGN AND DIAGNOSTICS OF ELECTRONIC CIRCUITS AND SYSTEMS
Strony: 22-25
Roman Stanisław Deniziak, Mariusz Wiśniewski
Opublikowano: 2008
An iterative improvement co-synthesis algorithm for optimization of SOPC architecture with dynamically reconfigurable FPGAs Publ. konf. (WoS) 0 pkt.
w czasopiśmie: EUROMICRO Symposium on Digital System Design
Strony: 443-446
Roman Stanisław Deniziak, Krzysztof Sapiecha, R. Czarnecki
Opublikowano: 2003
AN SYMBOLIC DECOMPOSITION OF FUNCTIONS WITH MULTI-VALUED INPUTS AND OUTPUTS FOR FPGA-BASED IMPLEMENTATION Publ. konf. (WoS) 0 pkt. 2 cyt.
w czasopiśmie: IEEE 2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS
Strony: 396-401
Roman Stanisław Deniziak, Mariusz Wiśniewski
Opublikowano: 2008
Analysis of parallel computational models for clustering Publ. konf. (WoS) 15 pkt.
w czasopiśmie: Proceedings of SPIE
Tom: 10808, Strony: 492-502
Małgorzata Płaza, Roman Stanisław Deniziak, Mirosław Płaza, Radosław Belka, Paweł Pięta
Opublikowano: 2018
Application-Oriented Fast Fault Simulatin for FPGAs Publ. konferencyjna 0 pkt.
w czasopiśmie: IFAC Workshop of Programmable Devices and Systems PDS
Strony: 253-258
Roman Stanisław Deniziak, Krzysztof Sapiecha
Opublikowano: 2001
Application-oriented fast fault simulator for FPGAs Publ. konf. (WoS) 0 pkt.
w czasopiśmie: PROGRAMMABLE DEVICES AND SYSTEMS 2001
Strony: 241-246
Krzysztof Sapiecha, Roman Stanisław Deniziak
Opublikowano: 2001
BMB synthesis of binary functions using symbolic functional decomposition for LUT-based FPGAs Artykuł (lista A) 30 pkt.
w czasopiśmie: JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING
Tom: 120, Zeszyt: 10, Strony: 16-22
Mariusz Wiśniewski, Roman Stanisław Deniziak
Opublikowano: 2018
DECOLib: A library of components for DECOmposition of discrete functions Artykuł (lista A) 200 pkt.
w czasopiśmie: SoftwareX
Tom: 16
Roman Deniziak, Mariusz Wiśniewski
Opublikowano: 2021
Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT Artykuł (lista B) 6 pkt.
w czasopiśmie: Pomiary Automatyka Kontrola
Tom: 54, Zeszyt: 8, Strony: 489-492
Mariusz Wiśniewski, Roman Stanisław Deniziak
Opublikowano: 2008
Dekompozycja symboliczna wielowartościowych funkcji implementowanych w technologii FPGA Artykuł (lista B) 5 pkt.
w czasopiśmie: Czasopismo Techniczne
Zeszyt: 1-I, Strony: 109-128
Mariusz Wiśniewski, Roman Stanisław Deniziak
Opublikowano: 2011
Digital equalizer for data acquisition path, constructed using IIR filters Publ. konf. (WoS) 15 pkt.
w czasopiśmie: IFAC-PapersOnLine
Tom: 49, Zeszyt: 25, Strony: 342-345
Mariusz Wiśniewski, Mirosław Wciślik
Opublikowano: 2016
Diploidalność chromosomów w algorytmie genetycznym na przykładzie
problemu projektowania filtrów Artykuł (lista B) 10 pkt.
w czasopiśmie: Logistyka
Zeszyt: 6, Strony: 9255-9260
Katarzyna Rutczyńska-Wdowiak
Opublikowano: 2014
Elektroniczny zapalnik czasowy z zabezpieczeniem przeciążeniowo - czasowym Artykuł (lista B) 9 pkt.
w czasopiśmie: Przegląd Elektrotechniczny
Tom: 86, Zeszyt: 11a, Strony: 214-217
Janusz Tuśnio
Opublikowano: 2010
Evolutionary optimization of decomposition strategies for logical functions Publ. konf. (WoS) 10 pkt. 1 cyt.
w czasopiśmie: International Symposium on Swarm and Evolutionary Computation (EC) as part of the 11th ICAISC / Symposium on Swarm Intelligence and Differential Evolution (SIDE)
Tom: 7269, Strony: 182-189
Roman Stanisław Deniziak, Karol Wieczorek
Opublikowano: 2012
Filtry różniczkujące w układach czasu rzeczywistego Artykuł (lista B) 10 pkt.
w czasopiśmie: Przegląd Elektrotechniczny
Tom: 7/2013, Strony: 137-141
Leszek Cedro
Opublikowano: 2013
FPGA-based state encoding using symbolic functional decomposition Artykuł (lista A) 27 pkt. 2 cyt.
w czasopiśmie: Electronics Letters
Tom: 46, Zeszyt: 19, Strony: 1316-1318
Roman Stanisław Deniziak, Mariusz Wiśniewski
Opublikowano: 2010
FPGA-oriented synthesis of multivalued logical networks Publ. konf. (WoS) 15 pkt.
w czasopiśmie: AIP Conference Proceedings
Tom: 1790, Strony: 1-4
Roman Stanisław Deniziak, Mariusz Wiśniewski, Konrad Kurczyna
Opublikowano: 2016
Hardware/Software Co-Synthesis of Distributed Embedded Systems Using Genetic Programming Artykuł (lista A) 10 pkt. 3 cyt.
w czasopiśmie: Lecture Notes in Computer Science
Tom: 5216, Strony: 83-93
Roman Stanisław Deniziak, Adam Górski
Opublikowano: 2008
Kosynteza samorekonfigurowalnych systemów SOPC Artykuł 0 pkt.
w czasopiśmie: Czasopismo Techniczne
Tom: 104, Zeszyt: 1-I, Strony: 3-16
Roman Stanisław Deniziak, Radosław Czarnecki
Opublikowano: 2007
Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań Artykuł (lista B) 6 pkt.
w czasopiśmie: Pomiary Automatyka Kontrola
Tom: 54, Zeszyt: 8, Strony: 460-463
Roman Stanisław Deniziak, Radosław Czarnecki
Opublikowano: 2008
Kosynteza systemów wbudowanych o architekturze sieci jednoukładowych Artykuł (lista B) 5 pkt.
w czasopiśmie: Czasopismo Techniczne
Zeszyt: 1-I, Strony: 3-20
Roman Stanisław Deniziak, Robert Tomaszewski
Opublikowano: 2011
Method of programming of sequential control systems using LabVIEW environment Publ. konf. (WoS) 15 pkt.
w czasopiśmie: IFAC-PapersOnLine
Tom: 49, Zeszyt: 25, Strony: 476-481
Mirosław Wciślik, Karol Suchenia, Michał Łaskawski
Opublikowano: 2016
Optimization problems in the synthesis of multiple-valued logic networks Artykuł (lista B) 11 pkt.
w czasopiśmie: Measurement Automation and Monitoring
Tom: 2016, Zeszyt: 5, Strony: 166-168
Roman Stanisław Deniziak, Mariusz Wiśniewski, Konrad Kurczyna
Opublikowano: 2016
Parallel Approach to the Functional Decomposition of Logical Functions Using Developmental Genetic Programming Publ. konf. (WoS) 10 pkt. 1 cyt.
w czasopiśmie: 9th International Conference on Parallel Processing and Applied Mathematics (PPAM) Torun, POLAND, 11-14.09.2011. Lecture Notes in Computer Science, Springer-Verlag
Tom: 7203, Strony: 406-415
Roman Stanisław Deniziak, Karol Wieczorek
Opublikowano: 2012
Resource constrained co-synthesis of selfreconfigurable SOPCs Publ. konf. (WoS) 0 pkt.
w czasopiśmie: IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
Strony: 49-54
Radoslaw Czarnecki, Roman Stanisław Deniziak
Opublikowano: 2007
Rvapid prototyping of NoC architectures from a SystemC specification Publ. konf. (WoS) 0 pkt.
w czasopiśmie: 2008 IEEE WORKSHOP ON DESIGN AND DIAGNOSTICS OF ELECTRONIC CIRCUITS AND SYSTEMS
Strony: 104-109
Roman Stanisław Deniziak, Robert Tomaszewski
Opublikowano: 2008
Scheduling of Distributed Applications in HHPCaaS Clouds for Internet of Things Publ. konf. (WoS) 0 pkt.
w czasopiśmie: International Symposium on Design and Diagnostics of Electronic Circuits & Systems
Strony: 1-4
Roman Stanisław Deniziak, Sławomir Bąk
Opublikowano: 2020
Symbolic Functional Decomposition of Multivalued Functions Artykuł (lista A) 20 pkt.
w czasopiśmie: Journal of Multiple-Valued Logic and Soft Computing
Tom: 24, Zeszyt: 5-6, Strony: 425-452
Roman Stanisław Deniziak, Mariusz Wiśniewski
Opublikowano: 2015
Synteza bezkolizyjnych sieci jednoukładowych dla systemów wbudowanych Artykuł (lista B) 7 pkt.
w czasopiśmie: Pomiary Automatyka Kontrola
Tom: 57, Zeszyt: 1, Strony: 12-14
Robert Tomaszewski, Roman Stanisław Deniziak
Opublikowano: 2011
Synthesis of Low-Power Embedded Software Using Developmental Genetic Programming Publ. konf. (WoS) 15 pkt.
w czasopiśmie: Proceedings of the 2015 Federated Conference on Software Development and Object Technologies
Tom: 511, Strony: 241-263
Roman Stanisław Deniziak, Leszek Ciopiński, Grzegorz Pawiński
Opublikowano: 2017
Synthesis of Multivalued Logical Networks for FPGA Implementations Publ. konf. (WoS) 15 pkt.
w czasopiśmie: 19TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2016)
Strony: 657-660
Mariusz Wiśniewski, Karol Wieczorek, Roman Stanisław Deniziak
Opublikowano: 2016
Środowisko prototypowania systemów wbudowanych o architekturze NoC Artykuł (lista B) 6 pkt.
w czasopiśmie: Pomiary Automatyka Kontrola
Tom: 54, Zeszyt: 8, Strony: 456-459
Roman Stanisław Deniziak, Robert Tomaszewski
Opublikowano: 2008
Razem 478 pkt. (za całe publikacje widoczne na stronie)
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |