O pracowniku
Pomoc (F2)
dr hab. inż. Roman Stanisław Deniziak prof. PŚk
Wydział Elektrotechniki, Automatyki i Informatyki
Katedra Systemów Informatycznych
Pełniona funkcja: Prodziekan ds. Nauki i Promocji
Stanowisko:      Profesor     (grupa stanowisk: profesorowie (stanowisko))
E-mail:   deniziak@eden.tu.kielce.pl     telefon: (41) 34-24-253
Język komunikacji: polski
Identyfikator osoby w bazie
ZSZWoZNB:
16
POLSKA BIBLIOGRAFIA NAUKOWA: 920543
LUDZIE NAUKI: 20418
USOS web: 200003
EKSPERCI Politechniki Świętokrzyskiej: 681
Dyscypliny KBN:
specjalnosci: systemy wbudowane, architektura i oprogramowanie komputerowe, projektowanie i testowanie systemów komputerowych

PUBLIKACJE (afiliacja "Politechnika Świętokrzyska")
Liczba publikacji w systemie: 96

Publikacja w czasopismach wyróżnionych w Journal Citation Reports (JCR)
  1. Symbolic Functional Decomposition of Multivalued Functions   20 (10,00) pkt
    w czasopiśmie:   Journal of Multiple-Valued Logic and Soft Computing
    Tom: 24, Zeszyt: 5-6, Strony: 425-452
    Roman Stanisław Deniziak, Mariusz Wiśniewski
    Opublikowano: 2015
     
  2. Synthesis of real-time cloud applications for Internet of things   15 pkt
    w czasopiśmie:   TURKISH JOURNAL OF ELECTRICAL ENGINEERING & COMPUTER SCIENCES
    Tom: 23, Zeszyt: 3, Strony: 913-929
    Roman Stanisław Deniziak, S. Bąk, Radosław Czarnecki
    Opublikowano: 2015
     
  3. FPGA-based state encoding using symbolic functional decomposition   27 (13,50) pkt
    w czasopiśmie:   Electronics Letters
    Tom: 46, Zeszyt: 19, Strony: 1316-1318
    Roman Stanisław Deniziak, Mariusz Wiśniewski
    Opublikowano: 2010
     
  4. Hardware/Software Co-Synthesis of Distributed Embedded Systems Using Genetic Programming   10 pkt
    w czasopiśmie:   Lecture Notes in Computer Science
    Tom: 5216, Strony: 83-93
    Stanisław Deniziak, Adam Górski
    Opublikowano: 2008
     
  5. Cost-efficient synthesis of multiprocessor heterogeneous systems   15 (,00) pkt
    w czasopiśmie:   Control and Cybernetics
    Tom: 33, Zeszyt: 2, Strony: 341-355
    Stanisław Deniziak
    Opublikowano: 2004
     
  6. Developing a High-Level Fault Simulation Standard   3 (1,50) pkt
    w czasopiśmie:   IEEE Computer
    Tom: 34, Zeszyt: 5, Strony: 89-90
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2001
     
  7. A new method of fast fault grading
    w czasopiśmie:   Control and Cybernetics
    Tom: 26, Zeszyt: 2, Strony: 271-298
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1997
     

Materiały z konferencji międzynarodowej (zarejestrowane w Web of Science)
  1. Publikacja nie sklasyfikowana jako Proceeding Paper!
    Cloud Architecture for IoT-Based Monitoring Services Using Query by Shape Object Identification
    w czasopiśmie:   DEStech Transactions on Computer Science and Engineering
    Strony: 326-330
    Roman Stanisław Deniziak, Tomasz Michno, Paweł Pięta
    Opublikowano: 2016
     
  2. Content Based Image Retrieval using Query by Approximate Shape   15 (7,50) pkt
    w czasopiśmie:   Proceedings of the 2016 Federated Conference on Computer Science and Information Systems, M. Ganzha, L. Maciaszek, M. Paprzycki (eds). ACSIS
    Tom: Vol. 8, Strony: 807–816
    Tomasz Michno, Roman Stanisław Deniziak
    Opublikowano: 2016
     
  3. FPGA-oriented synthesis of multivalued logical networks   15 (5,10) pkt
    w czasopiśmie:   AIP Conference Proceedings
    Tom: 1790, Strony: 1-4
    Stanisław Deniziak, Mariusz Wiśniewski, Konrad Kurczyna
    Opublikowano: 2016
     
  4. Publikacja nie sklasyfikowana jako Proceeding Paper!
    IoT-Based Smart Monitoring System using Automatic Shape Identification
    w czasopiśmie:   Proceedings of the 2015 Federated Conference on Software Development and Object Technologies
    Tom: AISC 511, Strony: 1-18
    Roman Stanisław Deniziak, Tomasz Michno, Paweł Pięta
    Opublikowano: 2016
     
  5. Publikacja nie sklasyfikowana jako Proceeding Paper!
    Scalable Distributed Datastore for Real-Time Cloud Computing
    w czasopiśmie:   Proceedings of the 2015 Federated Conference on Software Development and Object Technologies
    Tom: AISC 511, Strony: 193-207
    Maciej Lasota, Roman Stanisław Deniziak, Arkadiusz Chrobot
    Opublikowano: 2016
     
  6. Scalable Distributed Two-Layer Block Based Datastore   15 (3,00) pkt
    w czasopiśmie:   Parallel Processing and Applied Mathematics
    Tom: 1, Zeszyt: LNCS 9573, Strony: 302-311
    Adam Krechowicz, Roman Stanisław Deniziak, Mariusz Bedla, Arkadiusz Chrobot, Grzegorz Łukawski
    Opublikowano: 2016
     
  7. Scheduling of distributed applications for high performance computing as a service   15 pkt
    w czasopiśmie:   AIP Conference Proceedings
    Tom: 1790, Strony: 1-4
    Roman Deniziak, Sławomir Bąk, Radosław Czarnecki
    Opublikowano: 2016
     
  8. SD2DS-Based Anonymous Datastore for IoT Solutions   15 (7,50) pkt
    w czasopiśmie:   DEStech Transactions on Computer Science and Engineering
    Tom: 1, Strony: 316-320
    Adam Krechowicz, Roman Stanisław Deniziak
    Opublikowano: 2016
     
  9. Publikacja nie sklasyfikowana jako Proceeding Paper!
    SD2DS-Based Datastore for Large Files
    w czasopiśmie:   Proceedings of the 2015 Federated Conference on Software Development and Object Technologies
    Tom: AISC 511, Strony: 150-168
    Adam Krechowicz, Arkadiusz Chrobot, Roman Stanisław Deniziak, Grzegorz Łukawski
    Opublikowano: 2016
     
  10. Publikacja nie sklasyfikowana jako Proceeding Paper!
    Synthesis of Low-Power Embedded Software Using Developmental Genetic Programming
    w czasopiśmie:   Proceedings of the 2015 Federated Conference on Software Development and Object Technologies
    Tom: AISC 511, Strony: 241-263
    Roman Stanisław Deniziak, Leszek Ciopiński, Grzegorz Pawiński
    Opublikowano: 2016
     
  11. Synthesis of Multivalued Logical Networks for FPGA Implementations   15 (5,00) pkt
    w czasopiśmie:   19TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2016)
    Strony: 657-660
    Mariusz Wiśniewski, Karol Wieczorek, Roman Deniziak
    Opublikowano: 2016
     
  12. Synthesis of Power Aware Adaptive Embedded Software Using Developmental Genetic Programming   15 (7,50) pkt
    w czasopiśmie:   Recent Advances in Computational Optimization. Results of the Workshop on Computational Optimization WCO 2015
    Tom: 655, Strony: 97-121
    Roman Stanisław Deniziak, Leszek Ciopiński
    Opublikowano: 2016
     
  13. Synthesis of Self-Adaptive Supervisors of Multi-Task Real-Time Object-Oriented Systems Using Developmental Genetic Programming   15 (7,50) pkt
    w czasopiśmie:   Recent Advances in Computational Optimization. Results ofthe Workshop on Computational Optimization WCO 2014
    Tom: 610, Strony: 55-74
    Krzysztof Sapiecha, Leszek Ciopiński, Stanislaw Deniziak
    Opublikowano: 2016
     
  14. Task scheduling for high performance low power embedded computing   15 (7,50) pkt
    w czasopiśmie:   AIP Conference Proceedings
    Tom: 1790, Zeszyt: 1, Strony: 1-4
    Roman Deniziak, Albert Dzitkowski
    Opublikowano: 2016
     
  15. Preserving Data Consistency in Scalable Distributed Two Layer Data Structures   15 (3,75) pkt
    w czasopiśmie:   11th International Conference Beyond Databases, Architectures and Structures, BDAS 2015, Communications in Computer and Information Science
    Tom: 521, Strony: 126-135
    Adam Krechowicz, Roman Stanisław Deniziak, Grzegorz Łukawski, Mariusz Bedla
    Opublikowano: 2015
     
  16. Query by Shape for Image Retrieval from Multimedia Databases   15 (7,50) pkt
    w czasopiśmie:   Beyond Databases, Architectures and Structures. 11th International Conference, BDAS 2015, Ustroń, Poland, May 26-29, 2015, Proceedings. Communications in Computer and Information Science.
    Tom: 521, Strony: 377-386
    Tomasz Michno, Roman Stanisław Deniziak
    Opublikowano: 2015
     
  17. Query-by-Shape Interface for Content Based Image Retrieval   15 (7,50) pkt
    w czasopiśmie:   8th International Conference on Human System Interactions (HSI)
    Strony: 108-114
    Tomasz Michno, Roman Deniziak
    Opublikowano: 2015
     
  18. Synthesis of power aware adaptive schedulers for embedded systems using developmental genetic programming   15 (7,50) pkt
    w czasopiśmie:   Proceedings of the 2015 Federated Conference on Computer Science and Information Systems
    Tom: 5, Strony: 449-459
    Roman Stanisław Deniziak, Leszek Ciopiński
    Opublikowano: 2015
     
  19. The scalable distributed two-layer Content Based Image Retrieval data store   15 (5,00) pkt
    w czasopiśmie:   Computer Science and Information Systems (FedCSIS), 2015 Federated Conference on
    Tom: 5, Strony: 827-832
    Roman Stanisław Deniziak, Tomasz Michno, Adam Krechowicz
    Opublikowano: 2015
     
  20. An Application of Developmental Genetic Programming for Automatic Creation of Supervisors of Multi-task Real-Time Object-Oriented Systems   15 (7,50) pkt
    w czasopiśmie:   7th Workshop on Computational Optimization (WCO)
    Strony: 501-509
    Krzysztof Sapiecha, Leszek Ciopiński, Roman Stanisław Deniziak
    Opublikowano: 2014
     
  21. Cost Optimization of Real-Time Cloud Applications Using Developmental Genetic Programming   15 (3,75) pkt
    w czasopiśmie:   7th International Conference on Utility and Cloud Computing (UCC), 2014 IEEE/ACM
    Strony: 774 - 779
    Roman Stanisław Deniziak, Leszek Ciopiński, Grzegorz Pawiński, Karol Wieczorek, Sławomir Bąk
    Opublikowano: 2014
     
  22. Synthesis of Real Time Distributed Applications for Cloud Computing   15 pkt
    w czasopiśmie:   3rd Workshop on Scalable Computing in Distributed Systems and the 8th Workshop on Large Scale Computations on Grids, Federated Conference on Computer Science and Information Systems (FedCSIS)
    Tom: 2, Strony: 743-752
    Roman Stanisław Deniziak, S. Bąk
    Opublikowano: 2014
     
  23. Aspect-Oriented SystemC-Based Performance Evaluation of Real-Time Embedded Software   10 (5,00) pkt
    w czasopiśmie:   11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS)
    Strony: 67-72
    Roman Stanisław Deniziak, Konrad Kurczyna
    Opublikowano: 2012
     
  24. Evolutionary optimization of decomposition strategies for logical functions   10 (5,00) pkt
    w czasopiśmie:   International Symposium on Swarm and Evolutionary Computation (EC) as part of the 11th ICAISC / Symposium on Swarm Intelligence and Differential Evolution (SIDE)
    Tom: 7269, Strony: 182-189
    Roman Stanisław Deniziak, Karol Wieczorek
    Opublikowano: 2012
     
  25. Parallel Approach to the Functional Decomposition of Logical Functions Using Developmental Genetic Programming   10 (5,00) pkt
    w czasopiśmie:   9th International Conference on Parallel Processing and Applied Mathematics (PPAM) Torun, POLAND, 11-14.09.2011. Lecture Notes in Computer Science, Springer-Verlag
    Tom: 7203, Strony: 406-415
    Roman Stanisław Deniziak, Karol Wieczorek
    Opublikowano: 2012
     
  26. Contention-free and Application-specific Network-on-Chip Generation for Embedded Systems   9 (4,50) pkt
    w czasopiśmie:   Proceedings of 10th IFAC Workshop on Programmable Devices and Embedded Systems
    Strony: 49-54
    Robert Tomaszewski, Roman Stanisław Deniziak
    Opublikowano: 2010
     
  27. A symbolic RTL synthesis for LUT-based FPGAs   6 (,00) pkt
    w czasopiśmie:   Design and Diagnostics of Electronic Circuits & Systems, 2009. DDECS
    Strony: 102-107
    Roman Stanisław Deniziak, Mariusz Wiśniewski
    Opublikowano: 2009
     
  28. Contention-avoiding custom topology generation for network-on-chip   6 (,00) pkt
    w czasopiśmie:   IEEE 12th International Symposium on Design and Diagnostics of Electronic Circuits & Systems, DDECS
    Strony: 234 - 237
    Robert Tomaszewski, Roman Stanisław Deniziak
    Opublikowano: 2009
     
  29. Adaptive Routing Protocols Validation in NoC Systems via Rapid Prototyping
    w czasopiśmie:   IEEE IEEE 2008 CONFERENCE ON HUMAN SYSTEM INTERACTIONS
    Strony: 115-120
    Roman Deniziak, Robert Tomaszewski
    Opublikowano: 2008
     
  30. An integrated input encoding and symbolic functional decomposition for LUT-Based FPGAs
    w czasopiśmie:   2008 IEEE WORKSHOP ON DESIGN AND DIAGNOSTICS OF ELECTRONIC CIRCUITS AND SYSTEMS
    Strony: 22-25
    Roman Deniziak, Mariusz Wiśniewski
    Opublikowano: 2008
     
  31. AN SYMBOLIC DECOMPOSITION OF FUNCTIONS WITH MULTI-VALUED INPUTS AND OUTPUTS FOR FPGA-BASED IMPLEMENTATION
    w czasopiśmie:   IEEE 2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS
    Strony: 396-401
    Roman Deniziak, Mariusz Wiśniewski
    Opublikowano: 2008
     
  32. Rvapid prototyping of NoC architectures from a SystemC specification
    w czasopiśmie:   2008 IEEE WORKSHOP ON DESIGN AND DIAGNOSTICS OF ELECTRONIC CIRCUITS AND SYSTEMS
    Strony: 104-109
    Roman Deniziak, Robert Tomaszewski
    Opublikowano: 2008
     
  33. Fast High-Level Fault Simulator
    w czasopiśmie:   IEEE International Conference on Electronics, Circuits and Systems
    Strony: 583-586
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2004
     
  34. Validation of Reactive Embedded Systems against Temporal Requirements
    w czasopiśmie:   Proc. of the 11th IEEE International Conference and Workshop on the Engineering of Computer-Based Systems
    Strony: 152-160
    J. Strug, Stanisław Deniziak, K Sapiecha
    Opublikowano: 2004
     
  35. An iterative improvement co-synthesis algorithm for optimization of SOPC architecture with dynamically reconfigurable FPGAs
    w czasopiśmie:   EUROMICRO Symposium on Digital System Design
    Strony: 443-446
    Stanisław Deniziak, Krzysztof Sapiecha, R. Czarnecki
    Opublikowano: 2003
     
  36. Application-oriented fast fault simulator for FPGAs
    w czasopiśmie:   PROGRAMMABLE DEVICES AND SYSTEMS 2001
    Strony: 241-246
    Krzysztof Sapiecha, Roman Deniziak
    Opublikowano: 2001
     
  37. High Level Testbench Generation for VHDL Models
    w czasopiśmie:   Proc. of the 10th IEEE Int. Conference and Workshop: Engineering of Computer-Based Systems
    Strony: 146-151
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1999
     

Publikacja w recenzowanym czasopiśmie wymienionym w wykazie ministra MNiSzW (część B)
  1. Optimization problems in the synthesis of multiple-valued logic networks   11 (3,74) pkt
    w czasopiśmie:   Measurement Automation and Monitoring
    Tom: 2016, Zeszyt: 5, Strony: 166-168
    Stanisław Deniziak, Mariusz Wiśniewski, Konrad Kurczyna
    Opublikowano: 2016
     
  2. The scheduling of task graphs in high performance computing as service clouds   11 (5,50) pkt
    w czasopiśmie:   Measurement Automation and Monitoring
    Tom: 62, Zeszyt: 6, Strony: 193-195
    Paweł Paduch, Roman Deniziak
    Opublikowano: 2016
     
  3. A Scalable Distributed 2-layered Data Store (SD2DS) for Internet of Things (IoT) systems   11 (2,75) pkt
    w czasopiśmie:   Measurement Automation Monitoring (MAM)
    Tom: 07, Strony: 382-384
    Roman Stanisław Deniziak, Grzegorz Łukawski, Mariusz Bedla, Adam Krechowicz
    Opublikowano: 2015
     
  4. A synthesis of adaptive, low-power real-time embedded systems for ARM big.LITTLE technology   11 (5,50) pkt
    w czasopiśmie:   Measurement Automation Monitoring
    Tom: 7, Zeszyt: 61, Strony: 340-342
    Leszek Ciopiński, Roman Stanisław Deniziak
    Opublikowano: 2015
     
  5. An autonomus monitoring system based on object shape detection   11 (3,67) pkt
    w czasopiśmie:   Measurement Automation Monitoring
    Tom: 61, Zeszyt: 7, Strony: 349-351
    Roman Stanisław Deniziak, Tomasz Michno, Paweł Pięta
    Opublikowano: 2015
     
  6. Dekompozycja symboliczna wielowartościowych funkcji implementowanych w technologii FPGA   5 (2,50) pkt
    w czasopiśmie:   Czasopismo Techniczne
    Zeszyt: 1-I, Strony: 109-128
    Mariusz Wiśniewski, Roman Stanisław Deniziak
    Opublikowano: 2011
     
  7. Kosynteza systemów wbudowanych o architekturze sieci jednoukładowych   5 (2,50) pkt
    w czasopiśmie:   Czasopismo Techniczne
    Zeszyt: 1-I, Strony: 3-20
    Roman Stanisław Deniziak, Robert Tomaszewski
    Opublikowano: 2011
     
  8. Synteza bezkolizyjnych sieci jednoukładowych dla systemów wbudowanych   7 (3,50) pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 57, Zeszyt: 1, Strony: 12-14
    Robert Tomaszewski, Roman Stanisław Deniziak
    Opublikowano: 2011
     
  9. Dekompozycja funkcji logicznych metodą rozwojowego programowania genetycznego   9 (4,50) pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 12, Strony: 1430-1432
    Karol Wieczorek, Roman Stanisław Deniziak
    Opublikowano: 2010
     
  10. SystemC-based codesign of distributed embedded systems   6 pkt
    w czasopiśmie:   ELECTRONICS AND TELECOMMUNICATIONS QUARTERLY
    Tom: 55, Zeszyt: 5
    Roman Deniziak, Radosław Czarnecki
    Opublikowano: 2009
     
  11. Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT   6 (,00) pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 54, Zeszyt: 8, Strony: 489-492
    Mariusz Wiśniewski, Stanisław Deniziak
    Opublikowano: 2008
     
  12. Kosynteza rozproszonych systemów wbudowanych metodą programowania genetycznego   6 pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 54, Zeszyt: 8, Strony: 472-474
    Stanisław Deniziak, Adam Górski
    Opublikowano: 2008
     
  13. Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań   6 pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 54, Zeszyt: 8, Strony: 460-463
    Stanisław Deniziak, Radosław Czarnecki
    Opublikowano: 2008
     
  14. Kosynteza systemów SOC metodą rozwojowego programowania genetycznego   4 (,00) pkt
    w czasopiśmie:   Czasopismo Techniczne
    Tom: 105, Zeszyt: 1-I, Strony: 19-32
    Roman Stanisław Deniziak, Adam Górski
    Opublikowano: 2008
     
  15. Środowisko prototypowania systemów wbudowanych o architekturze NoC   6 (3,00) pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: 54, Zeszyt: 8, Strony: 456-459
    Stanisław Deniziak, Robert Tomaszewski
    Opublikowano: 2008
     
  16. Kosynteza dynamicznie rekonfigurowalnych systemów SOPC   6 (,00) pkt
    w czasopiśmie:   Pomiary Automatyka Kontrola
    Tom: nr.7, Strony: 34-36
    Stanisław Deniziak, Radosław Czarnecki
    Opublikowano: 2006
     
  17. A system for behavioral level synthesis of PLD-based circuits
    w czasopiśmie:   Control and Cybernetics
    Tom: 22, Zeszyt: 3, Strony: 105-113
    Roman Deniziak
    Opublikowano: 1993
     

Pozostałe artykuły w czasopismach
  1. CONTENT BASED IMAGE RETRIEVAL USING APPROXIMATION BY SHAPE   5 (2,50) pkt
    w czasopiśmie:   International Journal of Computer Science and Applications
    Tom: 14, Zeszyt: 1, Strony: 47-64
    Roman Stanisław Deniziak, Tomasz Michno
    Opublikowano: 2017
     
  2. An SDDS-Based Architecture for a Real-Time Data Store   5 (1,67) pkt
    w czasopiśmie:   International Journal of Information Engineering and Electronic Business
    Tom: 8, Zeszyt: 1, Strony: 21-28
    Maciej Lasota, Roman Stanisław Deniziak, Arkadiusz Chrobot
    Opublikowano: 2016
     
  3. CONTENT BASED IMAGE RETRIEVAL USING MODIFIED SCALABLE DISTRIBUTED TWO-LAYER DATA STRUCTURE   5 (1,67) pkt
    w czasopiśmie:   International Journal of Computer Science and Applications
    Tom: 13, Zeszyt: 2, Strony: 106 – 120
    Tomasz Michno, Roman Stanisław Deniziak, Adam Krechowicz
    Opublikowano: 2016
     
  4. Scheduling of Distributed Algorithms for Low Power Embedded Systems   5 (2,50) pkt
    w czasopiśmie:   International Journal of Advanced Computer Science and Applications
    Tom: 7, Zeszyt: 12, Strony: 31-38
    Roman Stanisław Deniziak, Albert Dzitkowski
    Opublikowano: 2016
     
  5. Embedded Real-Time HTTP Server   5 pkt
    w czasopiśmie:   International Journal of Computer Network and Information Security
    Tom: 7, Zeszyt: 5, Strony: 1-8
    Roman Deniziak, Radosław Czarnecki
    Opublikowano: 2015
     
  6. Co-synthesis of dynamically reconfigurable SOPCs described by conditional task graphs
    w czasopiśmie:   Open Cybernetics and Systemics Journal
    Strony: 206-218
    Stanisław Deniziak, Radosław Czarnecki
    Opublikowano: 2008
     
  7. The Environment for Mapping SystemC Multi-module Specifications onto NoC Architectures
    w czasopiśmie:   The Open Cybernetics and Systemics Journal, vol.2, 2008
    Strony: 142-152
    Stanisław Deniziak, Robert Tomaszewski
    Opublikowano: 2008
     
  8. Kosynteza samorekonfigurowalnych systemów SOPC
    w czasopiśmie:   Czasopismo Techniczne
    Tom: 104, Zeszyt: 1-I, Strony: 3-16
    Stanisław Deniziak, Radosław Czarnecki
    Opublikowano: 2007
     
  9. Modele projektowe w języku SystemC
    w czasopiśmie:   Czasopismo Techniczne. Informatyka
    Tom: 104, Zeszyt: 1-I, Strony: 17-33
    Stanisław Deniziak
    Opublikowano: 2007
     
  10. Kodowanie stanów dla układów FPD o architekturze opartej o komórki LUT
    w czasopiśmie:   VII Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 19-26
    Stanisław Deniziak
    Opublikowano: 2004
     
  11. Redukcja sekwencji weryfikującej ograniczenia czasowe w systemach zamkniętych
    w czasopiśmie:   VII Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 141-148
    J. Strug, Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2004
     
  12. RT-Level Fast Fault Simulator
    w czasopiśmie:   Annales UMCS Sectio AI (Informatica)
    Tom: 2, Zeszyt: 1, Strony: 341-349
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2004
     
  13. Validation of Reactive Embedded Systems Against Specification Requirements
    w czasopiśmie:   Annales UMCS Informatica
    Tom: 2, Zeszyt: 1, Strony: 173-182
    J. Strug, Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2004
     
  14. Systemy uruchomieniowe dla układów CPLD firmy Altera
    w czasopiśmie:   VI Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 205-211
    Stanisław Deniziak, M. Jaroch, S. Kapusta, Krzysztof Sapiecha
    Opublikowano: 2003
     
  15. Zastosowanie scenariuszy testowych do weryfikacji ograniczeń czasowych w systemach zamkniętych
    w czasopiśmie:   VI Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 253-258
    Stanisław Deniziak, Krzysztof Sapiecha, J. Strug
    Opublikowano: 2003
     
  16. Zastosowanie wielo-kontekstowych układów FPGA w kosyntezie systemów cyfrowych
    w czasopiśmie:   Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 63-70
    Stanisław Deniziak, Krzysztof Sapiecha, R. Czarnecki
    Opublikowano: 2003
     
  17. Biblioteka modułów konfiguracyjnych dla systemów uruchomieniowych XS40 i XS95
    w czasopiśmie:   V Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 181-187
    T. Bednarski, Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2002
     
  18. Możliwości zastosowania układów CPLD do sprzętowego wspomagania obliczeń w komputerach PC
    w czasopiśmie:   V Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 155-160
    Stanisław Deniziak, M. Karwala, K. Lewandowski, Krzysztof Sapiecha
    Opublikowano: 2002
     
  19. Rafinacyjny algorytm kosyntezy heterogenicznych systemów SOPC
    w czasopiśmie:   V Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 121-128
    R. Czarnecki, Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2002
     
  20. Symulator błędów dla układów cyfrowych implementowanych w strukturach FPGA
    w czasopiśmie:   V Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 129-136
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2002
     
  21. Application-Oriented Fast Fault Simulatin for FPGAs
    w czasopiśmie:   IFAC Workshop of Programmable Devices and Systems PDS
    Strony: 253-258
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2001
     
  22. Czy symulatory błędów wysokiego poziomu mogą być wystarczająco wiarygodne?
    w czasopiśmie:   III Krajowa Konferencja "Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim", Kraków'2001
    Strony: 443-448
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2001
     
  23. Kosynteza rozproszonych systemów heterogenicznych
    w czasopiśmie:   III Krajowa Konferencja "Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim", Kraków'2001
    Strony: 437-442
    Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2001
     
  24. Kodowanie stanów automatów skończonych bazujące na algorytmach genetycznych
    w czasopiśmie:   III Krajowa Konferencja Reprogramowalne Układy Cyfrowe
    Strony: 81-87
    M. Chyży, Stanisław Deniziak, Krzysztof Sapiecha
    Opublikowano: 2000
     
  25. An Efficient Technique of Testbench Generation for VHDL Models
    w czasopiśmie:   Proc of the 10th European Workshop on Dependable Computing
    Strony: 51-55
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1999
     
  26. An Efficient Algorithm of Perfect State Encoding for CPLD Based Systems
    w czasopiśmie:   Proc of The 2nd Int. Workshop on Design and Diagnostics of Electronic Circuits and Systems
    Strony: 47-53
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1998
     
  27. HTDD Based Accelerating of Parallel Fault Simulators
    w czasopiśmie:   Proc. of the 9th IEEE Int. Conference and Workshop: Engineering of Computer-Based Systems
    Strony: 350-351
    Roman Deniziak, Joanna Sapiecha, Krzysztof Sapiecha
    Opublikowano: 1998
     
  28. HTDD Based Parallel Fault Simulator
    w czasopiśmie:   Proc. of the 5th IEEE Int. Conference on Electronics, Circuits and Systems
    Strony: 217-220
    Roman Deniziak, Joanna Sapiecha, Krzysztof Sapiecha
    Opublikowano: 1998
     
  29. CUPLAND - A Behavioural Level Description Compiler for Designing of PLD/EPLD-Based Systems
    w czasopiśmie:   Proc. of the ISCAS
    Strony: 201-204
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1994
     
  30. Is There Hope for A Perfect Fault Simulation Algorithm?
    w czasopiśmie:   EDAC-ETC-EUROASIC
    Strony: 197-201
    Roman Deniziak, Krzysztof Sapiecha, Joanna Sapiecha
    Opublikowano: 1994
     
  31. CUPLAND-Behavioral Level Description Compiler for Designing of PLD-Based Circuits
    w czasopiśmie:   Microelectronics
    Tom: 1783, Strony: 205-212
    Roman Deniziak, Krzysztof Sapiecha
    Opublikowano: 1992
     

Monografie
  1. Metodologia szybkiego prototypowania systemów cyfrowych   12 (,00) pkt
    Tom: 321
    Stanisław Deniziak
    Opublikowano: 2005
     

Rozdziały w monografiach
  1. Design of Real-Time Computer-Based Systems Using Developmental Genetic Programming   5 (1,67) pkt
    w książce:   Handbook of Genetic Programming Applications
    Strony: 221-244
    Roman Stanisław Deniziak, Leszek Ciopiński, Grzegorz Pawiński
    Opublikowano: 2015
     
  2. Synthesis of Real-Time Applications for Internet of Things   5 pkt
    w książce:   Pervasive Computing and the Networked World
    Tom: 7719, Strony: 35-49
    Roman Stanisław Deniziak, Sławomir Bąk, Radosław Czarnecki
    Opublikowano: 2013
     

Zgłoszenia wynalazków
  1. Układ do transmisji danych
    Krzysztof Sapiecha, Roman Stanisław Deniziak, Arkadiusz Chrobot, Grzegorz Łukawski, Leszek Ciopiński
    Opublikowano: 2016
     


Kontakt:   Mariusz Karbownik   e-mail: mariusz@tu.kielce.pl   tel. 41 34-24-484;           Paweł Świetlik   e-mail: pswietlik@tu.kielce.pl   tel. 41 34-24-598


Projekt "Doskonalenie jakości zarządzania Politechniką Świętokrzyską - WiRKIN"
Program Operacyjny Kapitał Ludzki   Priorytet IV   Działanie 4.1   Poddziałanie 4.1.1