Notice: Undefined index: linkPowrot in C:\wwwroot\wwwroot\publikacje\publikacje.php on line 1275
Strona główna > Publikacje
Publikacje
Pomoc (F2)
[14310] Artykuł:

High Level Testbench Generation for VHDL Models

Czasopismo: Proc. of the 10th IEEE Int. Conference and Workshop: Engineering of Computer-Based Systems   Strony: 146-151
ISBN:  0-7695-0028-5
Wydawca:  IEEE COMPUTER SOC, 10662 LOS VAQUEROS CIRCLE, PO BOX 3014, LOS ALAMITOS, CA 90720-1264 USA
Opublikowano: 1999
 
  Autorzy / Redaktorzy / Twórcy
Imię i nazwisko Wydział Katedra Procent
udziału		 Liczba
punktów
Roman Stanisław Deniziak orcid logoWEAiIKatedra Systemów Informatycznych *50.00  
Krzysztof Sapiecha50.00  

Grupa MNiSW:  Materiały z konferencji międzynarodowej (zarejestrowane w Web of Science)
Punkty MNiSW: 0
Klasyfikacja Web of Science: Proceedings Paper

Web of Science Logo Web of Science    

Abstract:

In this paper, a new technique of automatic generation of VHDL testbenches is presented Testbenches are generated using stimuli description in the WEGA language [16] and VHDL entity declaration of the model under test. This technique makes it possible to reduce the length and complexity of testbenches by the factor of 10, on average. Moreover, describing testbenches in WEGA is much easier and flexible than describing them directly in VHDL. The source WEGA code is also more readable.


POWRÓT
Strona główna > Publikacje