Notice: Undefined index: linkPowrot in C:\wwwroot\wwwroot\publikacje\publikacje.php on line 1275
Strona główna > Publikacje
Publikacje
Pomoc (F2)
[1942] Artykuł:

An iterative improvement co-synthesis algorithm for optimization of SOPC architecture with dynamically reconfigurable FPGAs

Czasopismo: EUROMICRO Symposium on Digital System Design   Strony: 443-446
ISBN:  0-7695-2003-0
Wydawca:  IEEE COMPUTER SOC, 10662 LOS VAQUEROS CIRCLE, PO BOX 3014, LOS ALAMITOS, CA 90720-1264 USA
Opublikowano: 2003
 
  Autorzy / Redaktorzy / Twórcy
Imię i nazwisko Wydział Katedra Procent
udziału		 Liczba
punktów
Roman Stanisław Deniziak orcid logoWEAiIKatedra Informatyki *****33.00  
Krzysztof SapiechaWEAiIKatedra Informatyki *****33.00  
R. Czarnecki33.00  

Grupa MNiSW:  Materiały z konferencji międzynarodowej (zarejestrowane w Web of Science)
Punkty MNiSW: 0
Klasyfikacja Web of Science: Proceedings Paper

DOI LogoDOI     Web of Science Logo Web of Science    

Abstract:

In this work a HW/SW iterative improvement co-synthesis algorithm, which allows for optimization of heterogeneous system architecture with dynamically reconfigurable FPGAs is presented. The algorithm maximizes speed of the system taking into consideration cost constraints.


POWRÓT
Strona główna > Publikacje